X @Polyhedra
Polyhedra·2025-09-04 17:00
FPGA Development - Fiat-Shamir (FS) 状态机在 FPGA 上的设计已启动 [1] - 目标时钟频率为 250 MHz [1] - 流水线阶段和控制逻辑正在积极开发中，以满足 Versal HBM 器件上的时序收敛 [1] Project Updates - 每周四更新项目进展 [1]
FPGA Development - Fiat-Shamir (FS) 状态机在 FPGA 上的设计已启动 [1] - 目标时钟频率为 250 MHz [1] - 流水线阶段和控制逻辑正在积极开发中，以满足 Versal HBM 器件上的时序收敛 [1] Project Updates - 每周四更新项目进展 [1]