公众号记得加星标⭐️，第一时间看推送不会错过。 来源：内容 编译自 semiengineering 。 人工智能和高性能计算对逻辑到内存集成的无限需求正在推动超大格式封装的进步，预计未来几年超大格式封装将接近最 大光罩尺寸的 10 倍。 这些组件的最佳开发方案是采用扇出型面板级封装，用面板取代目前的晶圆载体。扇出型封装的成本远低于硅中介层，同 时能够容纳超大尺寸的芯片和高I/O数量。但设备方面仍需进行多项改进，以改善层间对准度，改进芯片/组件在基板上的 倒装芯片贴装，并通过材料和工艺的进步来控制翘曲和芯片偏移。 面 板 级 封 装 已 被 证 明 有 助 于 降 低 智 能 手 表 、 电 源 管 理 IC (PMIC) 和 物 联 网 设 备 等 小 型 设 备 的 生 产 成 本 。 意 法 半 导 体 (STMicroelectronics) 用扇出型重分布层 (RDL) 取代了四方扁平无引线 (QFN) 封装中的引线框架。取而代之的是，它使 用重分布层 (RDL) 进行连接，从而提高了生产效率并降低了生产成本。与通常与高性能计算相关的 2/2µm 前沿重分布层 特性相比，此类设备所需的 RDL 线宽/ ...

Group 1 - The fan-out panel-level packaging is regarded as the next generation of advanced packaging, with major players like TSMC, ASE, and Powertech actively competing for opportunities in high-performance computing chip integration [1] - TSMC's technology, named CoPoS (Chip-on-Panel-on-Substrate), is expected to establish a pilot line in Chiayi by 2026, focusing on AI and HPC applications [2][1] - ASE has already established a production line for 300x300mm panel-level packaging in Kaohsiung, utilizing Fan-Out technology [3] - Powertech has been developing its fan-out panel-level packaging technology, named PiFO, since 2019, which is similar to TSMC's CoPoS [4][1] Group 2 - The advantages of panel-level fan-out packaging include larger substrate areas and heterogeneous integration capabilities, enhancing chip performance and functionality, making it suitable for 5G communication and IoT devices [1] - TSMC's CoPoS technology is a square design that allows for increased chip output, with mass production expected by 2028 [2] - TSMC also plans to launch a new CoWoS technology in 2027, which will integrate more logic and memory chips into a single package, aligning with the trends of CoPoS development [2]

业界最新消息指出，力成已经将旗下FOPLP技术正式定名PiFO，技术类似台积电的CoPoS，透过 不同名称与其他业者做出区隔。事实上，力成在该技术耕耘最久，早在2019年实现量产。力成先 前也强调，目前全球真正具大规模FOPLP生产能力的业者仅有公司一家，并看好未来在AI世代 中，高阶逻辑芯片的异质封装，将采用更多FOPLP解决方案。 台积电部分，尽管对外尚未详细解释在面板级封装的技术细节， 但MoneyDJ早前已率先掌握 ，其 预计在2026年设立首条CoPoS实验线，并将落脚旗下采钰(6789)，而真正大规模生产的量产厂也 已 敲 定 将 落 脚 在 嘉 义 AP7 ， 目 标 2028 年 底 至 2029 年 之 间 实 现 大 规 模 量 产 ， 首 家 客 户 将 由 辉 达 (NVIDIA)拔得头筹。 如果您希望可以时常见面，欢迎标星收藏哦~ 来源：内容 编译自 MoneyDJ 。 继CoWoS后，FOPLP(扇出型面板级封装)成为近来最受嘱目的先进封装技术。据业界消息，在该 技术上，主要竞争的三大厂在命名上也各有千秋，其中，台积电(2330)取名为CoPoS(Chip-on- Panel-on ...

如果您希望可以时常见面，欢迎标星收藏哦~ 来源：内容来自工商时报 。 特斯拉执行长马斯克（Elon Musk）旗下低轨卫星厂商Space X押宝面板级封装（FOPLP），要求 相关协力厂扩大建置FOPLP产线，以因应其低轨卫星高度整合晶片后续量产需求。据悉，该公司 已与群创签下NRE（委托设计合约），群创有望夺下电源管理晶片大单，并借此力拼FOPLP今年 量产。 目前有三个制程在发展，Chip first期望今年出货，其中玻璃基板只是临时载板，而RDL-first、 TGV则是以客户要求规格做导线重布层、钻孔等玻璃基板处理工序。 RDL-first还在客户认证阶 段，TGV则是进行技术研发中。 群创期待今年FOPLP量产出货，现阶段产能规模不大，营收贡献不会很多，估计占比不到1％，但 意义在于展现其技术已达量产等级。 而群创旗下面板产能收敛后，既有工厂会挑利润比较好的产品生产，以求改善获利。 此前，日经亚洲（Nikkei Asia）报导谈道，台积电最新的「面板级」（panel-level）先进封装技 术运用方形基板，可容纳的封装单位超过圆形晶圆，进而提升运算性能。日经亚洲引述知情人士消 息指出，台积电于桃园正 ...

如果您希望可以时常见面，欢迎标星收藏哦~ 来源：内容编译自trendforce，谢谢。 报告显示，群创光电正在开发 700mm x 700mm FOPLP 基板，这将是业界最大的基板。 同时，MoneyDJ报道称，中国台湾OSAT公司ASE已投资 2 亿美元用于大尺寸 FOPLP 技术，将基 板尺寸从 300mm x 300mm 扩展到 600mm x 600mm。据《经济日报》报道，设备预计将于第二 季度到货，预计第三季度试产。 另一方面，台积电董事长魏哲家在 2024 年证实，这家晶圆代工巨头一直致力于微型 FOPLP 生产 线的研发，预计三年内便能取得成果。 根据MoneyDJ 的说法，台积电更倾向于 300x300mm 的尺寸，而不是传闻中的 515x510mm，预 计微型生产线最早将于 2026 年建立，并于 2027 年逐步增加。 《经济日报》援引业内人士的话称，目前的 CoWoS 封装技术采用的是圆形基板，随着尺寸的增 大，芯片的放置空间会受到限制。相比之下，FOPLP 中使用的矩形基板可以在每块面板上容纳更 多芯片，从而提高利用率并降低成本。 参考链接 https://www.trendfor ...