存储路线图，三星最新分享

如果您希望可以时常见面，欢迎标星收藏哦~ 在日前举办的"IMW 2025"上，三星电子关于下一代 DRAM 和下一代 NAND 闪存的演变。 在DRAM部分，三星首先回顾了DRAM单元多年来的演变。 在 1990 年代，平面 n 沟道 MOS FET 是单元选择晶体管（单元晶体管）的标准。然而，进入21 世纪，短沟道效应和关断漏电流已变得无法忽视。一种在不缩短沟道长度的情况下使横向（水平） 方向微型化的晶体管结构被设计出来并被用于DRAM单元晶体管。随着光刻技术的不断缩小， DRAM单元的面积可以不断缩小。 与此同时，DRAM 单元阵列布局在 2010 年代得到了改进。 DRAM单元的尺寸是根据设计规则 （或最小加工尺寸）"F：特征尺寸"进行比较的。原则上，可能的最小单元是 2F（垂直尺寸）x 2F（水平尺寸）= 4F2，但这极难实现。 2010年代，通过改进DRAM单元阵列的布局，单元面积从传统的"8F2"缩小到"6F2"。即使加工尺 寸相同，单元面积也减少了25%。这种"6F2"布局至今仍是大容量DRAM使用的标准。 在"6F2"布局中，通过将字线和沟道嵌入到衬底中，单元晶体管的面积得以减小。源极和漏极水 ...