DRAM,突破10nm
半导体芯闻·2025-12-17 10:31

如果您希望可以时常见面,欢迎标星收藏哦~ CoP 是一种先进的 DRAM 架构,它将存储单元垂直堆叠在外围电路之上。虽然这种设计提高了存 储密度和效率,但也带来了严重的问题。在堆叠过程中,温度可高达 550 摄氏度左右,从而损坏 存储单元下方的外围晶体管。 三星现在利用非晶铟镓氧化物(InGaO)解决了这个问题。该公司发现,沟道长度为100纳米的垂 直沟道晶体管可以承受高温工艺。即使经过550摄氏度的氮气热处理,该晶体管的阈值电压变化也 小于0.1电子伏。 此外,在高温高压实验中,阈值电压漂移仅为-8 mV,表明其具有超过10年的稳定工作寿命。该公 司表示,他们利用分子动力学(MD)和密度泛函理论(DFT)模拟对该材料进行了分析。该公司 还指出,该晶体管的高热稳定性源于其抑制沟道与电极界面处正负离子迁移的能力。 值得注意的是,这项技术目前仍处于研发阶段。业内人士表示,这种新型晶体管距离应用于商用 DRAM产品还需要一段时间。不过,正如上文所述,它有望应用于未来的10纳米以下DRAM工艺 节点(0a和0b代)。 这家韩国科技巨头声称,他们采用了一种基于非晶铟镓氧化物(InGaO)的晶体管,这种晶体管可 以承受高 ...