混合键合，如何演进？

公众号记得加星标⭐️，第一时间看推送不会错过。 随着20层高带宽存储器（HBM）堆叠技术的商业化进程日益临近，关于放宽国际半导体标准的讨论 也愈发激烈。 据业内人士8日透露，在近期举行的纳什维尔联合电子器件工程委员会（JEDEC）会议（JC-42） 上，一项重要议题便是将HBM产品的高度放宽至800微米或更高。JEDEC三月会议旨在完善去年的草 案，并协调今年的关键下一代标准技术。 随着堆叠层数的增加，HBM的标准高度一直在不断调整。此前，国际标准已从725微米放宽至775微 米，但为了应对20层堆叠工艺的物理限制，进一步放宽至800微米或更高也在考虑之中。 为了满足现有的 20 层堆叠 775 微米标准，必须采用背面研磨工艺，将单个 DRAM 芯片加工得极其 薄。这一工艺增加了晶圆损坏的风险，进而导致整体良率大幅下降。作为 此外，业界正在讨论放宽下一代HBM（例如HBM4E和HBM5）的标准厚度，这些芯片采用20层堆叠 式DRAM。目前讨论的厚度范围从825微米到900微米以上。如果最终确定900微米以上的标准，预计 将远超以往的增幅。 一位半导体行业内部人士表示："JEDEC 必须在产品商业化前一到一年半 ...