从CoWoS到CoPoS：台积电掀起一场席卷芯片产业链的“先进封装变革”

华尔街金融巨头摩根士丹利近日发布研报称，"芯片代工之王"台积电(TSM.US)已经启动建设310mm Panel-Level chiplet先进封装试产线(即CoPoS先进封装体系)，并带动ASE等半导体设备与先进封装设备 巨头们将FOPLP尺寸同步收缩至300/310mm，意味着"圆片级CoWoS向面板级CoPoS先进封装"的封装超 级更新迭代正式进入投资与初步试制造期。 台积电启动的CoPoS试产线意味着，这家芯片制造巨头正式掀起覆盖芯片上游到下游产业链的"先进封 装大变革"。CoPoS未来主要用于大规模解决CoWoS先进封装产能瓶颈以及初步流片与整个制造到封装 环节的成本问题，面向下一代AI训练/推理AI GPU/AI ASIC，追求一次封装更大规模chiplet芯粒、更高 HBM堆叠数，以实现指数级性能提升并且相比于CoWoS有望缩减扩张产能的成本。 大摩的全球芯片产业链调研数据显示，台积电已经投资建设CoPoS310mm试产线，ASE几乎同期发布采 用300mm面板的2.3D封装技术(FOCoS-Bridge)，显示先进封装产业正加速向310mm过渡。2025年6月， 日本电子封装学会(JIEP)研 ...