台积电巨型芯片计划

如今的高端处理器，尤其是那些支持数据中心和人工智能工作负载的处理器，已经依赖多芯片设计 来满足对性能和内存带宽不断增长的需求。台积电目前的 CoWoS 解决方案可容纳面积高达 2,831 平方毫米的中介层，是标准光掩模版面积的三倍多，而受 EUV 光刻技术的限制，标准光掩模版面 积仅为 830 至 858 平方毫米。 该技术已经应用于 AMD 的 Instinct MI300X 和 Nvidia 的 B200 GPU 等产品，这些产品将大型 计算芯片组与高带宽内存堆栈结合在一起。 如果您希望可以时常见面，欢迎标星收藏哦~ 来源：内容 编译自 techspot ，谢谢。 随着台积电准备扩大其芯片封装技术的物理规模，半导体行业正迈向一个重要的里程碑。在最近的 北美技术研讨会上，台积电详细介绍了新一代CoWoS（晶圆上芯片封装）技术的计划，该技术能 够组装比目前量产的芯片尺寸大得多的多芯片处理器。 然而，随着人工智能和高性能计算应用的复杂性不断增长，对更多硅的需求也日益增长。为了应对 这一挑战，台积电正在开发一种全新的 CoWoS-L 封装技术，预计最早于明年推出，该技术支持面 积高达 4,719 平方毫米（约为光 ...