前端时间大概介绍了下喆思的CXP HOST/DEVICE IP 高帧率高分辨率相机的FPGA视频传输方案该如何设计？ 既然讲到CXP ，就不能不提PCIe,市面上常见的CXP 采集卡是基于PCIe接口的，为了满足CXP 电口 12.5G 4lane/8lane 或者基于光口的40G/100G 的数据传输带宽，必须上PCIe Gen3x8/16，以便把视频数 据快速传到上位机。 以下是CXP 采集卡的大概框图： image-20250705193210136 如何设计一个CXP HOSTàDDR4àXDMAàPC 的传输系统来满足以下需求： 基于此类的需求，我们在CXP host 输出到DDR4缓存之间加入一个DMA 写模块 （Multi_ch_dma_wr），该模块用来控制多通道分块缓存，这里的多通道指的是XDMA 的1-4通道。 具体的分块缓存如下图示意： image-20250705193323149 在写速率快的情况下，写指针追着读指针，读完一个块，前端fifo里面的数据会写到这个块 写读速率快的情况下（正常也是这种方式），读指针追着写指针，写完一个块，通道0或者通道1 立刻读取。 换成测试数据，可测试 ...