如果您希望可以时常见面，欢迎标星收藏哦~ 来源 ： 内容 编译自 semiwiki 。 在半导体技术快速演进的背景下，比利时微电子研究中心（imec）近期在晶圆对晶圆混合键合与 背 面 互 连 领 域 取 得 的 突 破 ， 正 为 CMOS 2.0 技 术 铺 平 道 路 。 作 为 芯 片 设 计 领 域 的 范 式 革 新 ， CMOS 2.0 技术于 2024 年推出，通过将系统级芯片（SoC）拆分为多个专用功能层，解决了传统 CMOS 工艺按比例缩小的局限性。借助系统 - 技术协同优化（STCO），每个功能层都针对特定需 求（如高性能逻辑运算、高密度存储或高能效）进行了优化。这种方案跳出了通用平台的框架，可 在 SoC 内部实现异质堆叠 —— 与当前处理器上堆叠静态随机存取存储器（SRAM）的 3D 堆叠技 术类似，但集成度更高。 作为正面键合的补充，背面互连技术可通过纳米级硅通孔（nTSV）或直接接触的方式实现 "正面 - 背面" 连接。对于 CMOS 2.0 的多层堆叠结构，这一技术能让晶圆两侧无缝集成金属层：背面供 电 网 络 （ BSPDN ） 从 背 面 输 送 电 力 ， 既 减 少 了 ...