公众号记得加星标⭐️，第一时间看推送不会错过。 现在，HBM（高显存显存）几乎成了人们热议的话题。股票论坛、新闻媒体、甚至餐桌上，到处都 在谈论它——"HBM 供应短缺"或者"NVIDIA 因为 HBM 的缘故，GPU 产能不足"。 但几乎没有人解释它究竟难在哪里。大多数报道都止步于"他们用 TSV（硅通孔）堆叠芯片"或者"微 凸点必须完美对齐"。这算不上解释，只是简单的说明而已。 本文将详细介绍 HBM 生产的每个阶段——设计、制造、测试、封装——并解释每个阶段的真正难点 所在。文章还会涵盖产品交付给客户之后的情况，因为那才是真正出乎意料的有趣之处。本文所有内 容均基于亲身经历和公开的技术资料。 设计：不仅仅是堆叠式DRAM 总线宽度问题 标准的DDR5接口宽度为64位。HBM3E的运行宽度为1024位。HBM4则将其提升至2048位。更宽的 总线宽度不仅仅意味着更多的导线——每个I/O引脚都需要独立的信号通路，而且考虑到电源和控制 信号，单个HBM3E或HBM4堆叠就需要与相邻的GPU建立超过一千个连接。 你无法在PCB上实现这种布线。几何结构不兼容。这就是硅中介层存在的根本原因，也是像CoWoS 这样的 ...