此外，DNP计划在2025年12月17日至19日于东京国际展览中心举办的SEMICON Japan 2025上展出这款10nm线宽NIL纳米压印光刻掩膜版。公司认为， 通过在专业展会集中展示产品与技术路线，可加深与全球半导体制造企业及设备厂商的交流，推动纳米压印工艺在先进逻辑制程中的应用探索。后续 该技术在量产良率、生产节拍以及与既有工艺整合方面的表现，将成为市场持续关注的重点。 （校对/秋贤） （文/罗叶馨梅）大日本印刷株式会社（DNP）近日宣布，成功开发出电路线宽为10nm的NIL纳米压印光刻掩膜版，可用于相当于1.4nm级逻辑半导体 的电路图形化。公司表示，该产品面向智能手机、数据中心、NAND闪存等应用场景中尖端逻辑芯片的微型化需求，目前已启动客户评估工作，计划 于2027年实现量产。DNP同时提出，力争在2030财年将纳米压印相关业务销售额提升至40亿日元。 DNP指出，随着终端设备性能持续提升，市场对更先进制程逻辑半导体的需求不断加大，推动基于极紫外（EUV）光刻的生产技术演进。但EUV在生 产线建设和曝光过程中需要巨额资本支出及高能耗，制造成本与环境负担成为行业关注焦点。自2003年起，DNP持 ...