Core Viewpoint - The article discusses the challenges and potential solutions related to high numerical aperture (NA) EUV lithography, particularly focusing on the issues of mask stitching and the implications of larger mask sizes on manufacturing efficiency and yield [1][2][9]. Group 1: Challenges of High NA EUV Lithography - The transition to high NA (0.55) EUV lithography presents significant challenges in circuit stitching between exposure fields, impacting design, yield, and manufacturability [1][2]. - The use of deformable optics in high NA systems reduces the exposure area of standard 6×6 inch masks by half, complicating the alignment and yield of critical layers [2][3]. - Misalignment at the stitching boundaries can lead to significant errors in critical dimensions, with a 2nm misalignment potentially causing at least a 10% error in pattern dimensions [2][3]. Group 2: Impact on Yield and Performance - The reliance on precise calibration in advanced lithography is crucial to avoid interference between features across different masks, which can lead to yield issues [3][4]. - The introduction of stitching-aware design strategies is necessary to mitigate performance degradation, with potential frequency reductions of up to 3% and increased power consumption by 3% in worst-case scenarios [5][6]. - Optimizations in design can reduce the impact of stitching on performance, with some strategies achieving a reduction in stitching area loss to below 0.5% and performance degradation to around 0.2% [6][8]. Group 3: Solutions and Industry Perspectives - Increasing the mask size to 6×11 inches could eliminate stitching issues and improve throughput, although it would significantly increase equipment costs and require extensive changes to existing manufacturing infrastructure [9][10]. - The production of larger masks poses additional challenges in stress management and defect control, which are already critical in EUV mask fabrication [10][11]. - Despite the technical advantages of larger masks, industry skepticism remains regarding the associated costs and the need for upgrades to meet future technology nodes [11].

如果您希望可以时常见面，欢迎标星收藏哦~ 苹果、联发科、高通等科技行业的知名企业已瞄准台积电的2纳米制程，据称后者已于4月1 日开始接受订单。每片晶圆3万美元的成本，对于下一代制程节点而言，这已然是难以接受的 难题，但这些公司不惜斥资数十亿美元来获取竞争优势或保持领先地位。 然而，接下来的路只会越来越难走，因为最近的一项预测显示，在2纳米制程之后，1.4纳 米"埃"制程将紧随其后，但其成本可能进一步攀升。 1.4nm，太贵了 在今年四月的北美技术研讨会上，台积电发布了其 A14（1.4 纳米级）制造技术，并承诺该技术将 在性能、功耗和晶体管密度方面显著优于其 N2（2 纳米）工艺。但据台媒中国时报报道，台积电 A14工艺每片晶圆的成本可能高达4.5万美元。与2纳米节点相比，这相当于价格上涨了50%。 那么这个晶圆贵在哪里？ 台积电透露，新节点将采用其第二代环栅 (GAA) 纳米片晶体管，并将通过 NanoFlex Pro 技术提 供更大的灵活性。台积电预计A14 将于 2028 年投入量产，但不支持背面供电。据介绍，A14 是 台积电全节点的下一代先进硅技术。从速度来看，与 N2 相比，其速度提高了 15%， ...

如果您希望可以时常见面，欢迎标星收藏哦~ 据标普 Capital IQ 数据显示，ASML 被视为半导体供应链中的关键一环，其股价去年 7 月创下每 股逾 1000 欧元的历史新高，市值达到 4295 亿美元。但截至周二收盘，ASML 市值已跌至略低于 2970 亿美元。 自去年以来，由于美国加强对华芯片出口限制，以及美国总统唐纳德·特朗普上任以来威胁对半导 体行业征收关税，半导体类股一直波动剧烈。ASML 和其他欧洲半导体公司都感受到了压力。 ODDO BHF 股票研究主管 Stephane Houri 周三在 CNBC 的"欧洲早间版"节目中表示："该领域 所有设备制造商的股价都下跌了，因为他们把所有的担忧都集中在……美国对中国的限制上。" Houri 还表示，关税讨论以及关于企业是否在人工智能领域过度投资的争论，引发了人们对"需求 是否未达到许多人预期的水平"的质疑。 ASML 是半导体供应链中最重要的公司之一。它设计的极紫外光刻 (EUV) 设备被台积电等制造商 采购，用于制造世界上最先进的芯片。 该公司最近开始出货下一代高数值孔径 (High NA) 设备。 来源：内容 编译自 CNBC 。 受对华 ...

如果您希望可以时常见面，欢迎标星收藏哦~ 来源：内容 编译自 CNBC 。 在荷兰一个巨型实验室里，严密的大门后，有一台机器正在改变微芯片的制造方式。ASML该公司 耗时近十年研发了高数值孔径（High NA）芯片。该芯片造价超过4亿美元，是世界上最先进、最 昂贵的芯片制造设备。 CNBC 于 4 月份前往荷兰参观了该实验室。在此之前，High NA 从未被拍摄过，即使是 ASML 自己的团队也是如此。 在实验室内，High NA 认证团队负责人 Assia Haddou 向 CNBC 独家近距离展示了 High NA 机 器，她称这些机器"比双层巴士还要大"。 该机器由四个模块组成，分别在康涅狄格州、加利福尼亚州、德国和荷兰制造，然后在荷兰费尔德 霍芬的实验室组装，进行测试和批准，然后再次拆卸运出。 Haddou表示，这需要七架部分装载的 波音飞机747 飞机，或者至少 25 辆卡车，才能将一套系统送到客户手中。 全球首个 High NA 商业化安装于英特尔，该公司将于 2024 年在俄勒冈州建造芯片制造厂（简称 fab）。迄今为止，只有五台这种巨型机器被交付使用。 目前，只有少数台湾半导体制造公司、三星和 ...

Core Insights - ASML has developed the High NA machine, the world's most advanced and expensive chipmaking machine, with a cost exceeding $400 million, which is set to transform microchip production [1][4][12] - The first commercial installation of High NA occurred at Intel's Oregon chip fabrication plant in 2024, with only five machines shipped to date [3][4] - High NA is expected to be utilized by all ASML's EUV customers, including major chipmakers like TSMC, Samsung, and Micron, enhancing chip production efficiency and yield [4][21] Technology and Development - High NA machines are larger than a double-decker bus and consist of four modules manufactured in different locations, requiring significant logistics for delivery [2] - The technology behind High NA allows for higher resolution projections of chip designs, reducing the need for multiple patterning and improving yield [7][13] - ASML's High NA machines have shown significant improvements over previous EUV machines, with Intel reporting a 100% increase in reliability and Samsung noting a 60% reduction in cycle time [6][7] Market Position and Strategy - ASML holds a dominant position in the EUV lithography market, being the exclusive manufacturer of these machines, which are essential for producing advanced microchips [4][5] - The company sold 44 EUV machines in 2024, with a starting price of $220 million, while its older DUV machines accounted for 60% of its business [16][17] - ASML's sales to China peaked at 49% of its business in Q2 2024, but are expected to normalize to 20%-25% in 2025 due to U.S. export controls on EUV technology [17][18] Future Outlook - ASML plans to ship at least five more High NA systems in the current year and aims to ramp up production capacity to 20 machines in the coming years [24] - The company is also developing the next generation of machines, Hyper NA, expected to be needed between 2032 and 2035, with draft optical designs already in progress [23][24] - ASML is establishing a training center in Arizona to train 1,200 individuals annually on EUV and DUV technologies, addressing the growing demand for skilled labor in the semiconductor industry [23]

来源：内容来自 Source：编辑部，谢谢。 如果您希望可以时常见面，欢迎标星收藏哦~ 在日前英特尔推出了A14工艺之后，两大晶圆厂巨头正式入局这个巅峰之争。从目前的资料看来，总体而言，他们在 架构、EUV光刻和晶体管设计上展开了激烈竞争。 首先看台积电，据该公司执行副总裁兼联席首席运营官Yuh-Jier Mii （米玉杰）博士介绍，当前的发展方向是从 FinFET到Nanosheet。除了这些技术之外，垂直堆叠的NFET和PFET器件（称为CFET）也可能是实现器件微缩的候选 方案。除了CFET之外，沟道材料方面也取得了突破，可以进一步实现尺寸微缩和降低功耗。上图总结了这些进展。 米博士报告称，台积电一直在积极构建硅基CFET器件，以实现更高水平的微缩。台积电在2023年IEDM上展示了其首 款栅极间距为48纳米的CFET晶体管。今年在IEDM上，台积电展示了最小的CFET反相器。下图展示了该器件在高达 1.2V电压下均衡的性能特征。 英特尔将推出的 14A 工艺节点（计划于 2027 年进行风险生产）的性能指标，宣称其功耗将降低高达 35%。英特尔还 展示了其全新的 Turbo Cell 技术，这是一种可 ...

如果您希望可以时常见面，欢迎标星收藏哦~ 来源：内容 编译自 wccftech ，谢谢 。 在半导体新元素的采用方面，台积电多年来一直是先驱，并经常引领潮流。但现在，该公司似乎将 放弃在其 A14 工艺中使用高数值孔径 EUV 光刻设备，而是采用更传统的 0.33 数值孔径 EUV 技 术。这一消息是在数值孔径技术研讨会上透露的，台积电高级副总裁Kevin Zhang在会上宣布了这 一进展。由此可以肯定地说，英特尔代工厂和几家 DRAM 制造商现在在"技术"上比台积电更具优 势。 Kevin 表示，台积电将不会使用High NA EUV光刻技术来对A14芯片进行图案化，该芯片的生产 计划于2028年开始。从2纳米到A14，我们不必使用High NA，但我们可以在处理步骤方面继续保 持类似的复杂性。他指出，每一代技术，我们都尽量减少掩模数量的增加。这对于提供经济高效的 解决方案至关重要。 台积电认为高数值孔径 (NA) 对 A14 工艺无关紧要的主要原因是，使用相关的光刻工具，这家台 湾巨头的成本可能会比传统的 EUV 方法高出 2.5 倍，这最终将使 A14 节点的生产成本大大提 高，这意味着其在消费产品中的 ...

导读： ASML发布2025年Q1财报，净销售额77亿欧元，同比增长45%，EUV光刻机订单占比提 升。预计Q2销售额72-77亿欧元，全年销售额300-350亿欧元，人工智能成行业增长核心驱动 力。 特别提示 微信公众号机制调整，请点击顶部"仪器信息网" → 右上方"…" → 设为 ★ 星标，否则 很可能无法看到我们的推送。 4月16日，全球光刻机巨头ASML公布2025年第一季度财报。 财 报 数 据 显 示 ， 2025 年 第 一 季 度 ， ASML 期 内 实 现 净 销 售 额 77 亿 欧 元 ， 同 比 增 长 45%，比2024年第四季度92.63亿欧元下降约16.42%；毛利率为54%，净利润达24 亿欧元。第一季度的新增订单金额为39亿欧元，其中12亿欧元为EUV光刻机订单，约 占比30.8%，相较于去年同期的18.2%，占比有明显提升。 AI大潮袭来，唯有学习方能不被淘汰。 全新升级版 的 AI学习资料包 免费下载：《 AI资料包升级版新增厦大湖南大学等》 领取方式：关注本号，后台回复"324"无门槛免费领取 （如下图）。 对于此，ASML总裁兼首席执行官傅恪礼（Chri s top ...

如果您希望可以时常见面，欢迎标星收藏哦~ 编者按 在此前的ISSCC上，英特尔SVP Navid Shahriari发布了题为《AI Era Innovation Matrix 》的演讲。他 出，人工智能具有改变人类的潜力，它提高了我们快速准确地解决复杂问题的能力，并开启了创新和理 的新领域。人工智能的发展速度之快是史无前例的，这要求系统层面的快速发展，从低功耗和边缘人工 能设备到基于云计算的计算，以及连接它们的通信网络。这种对快速人工智能系统扩展的需求正在推动 片、封装、架构和软件领域的创新前沿。 在演讲中，Navid Shahriari介绍了一系列技术。在他看来，这些技术使行业能够在从芯片到系统的各个 层面取得显著进步。他重申，人工智能 (AI) 的快速发展将传统计算技术推向极限，需要可持续且节能的 解决方案来实现并行计算系统的指数级扩展。计算行业必须满足所有行业对计算能力、内存带宽、连接 性、高性能基础设施和 AI 日益增长的需求。 在本文中，作者着重强调了图 1.1.1 所示的技术矩阵的进步，从软件和系统架构到硅片和封装。每个领 域的进步都是必要的，但整个系统必须共同优化，以最大限度地提高性能、功耗和 ...