公众号记得加星标⭐️，第一时间看推送不会错过。 在最新的工艺节点中，AI 加速器中的计算芯片可能是优化性能和功耗的理想选择，但在该节点中实 现缓存可能并不理想。缓存可能位于同一芯片上，但 SRAM 在最新节点上的扩展程度可能不如逻辑 芯片，因此在成本较低的节点上实现 SRAM 会更高效。此外，通过 2.5D 芯片到芯片接口进行片外 延迟要求并不合适。一种选择是 3D 实现，其中计算芯片位于最新节点 N 上，SRAM 和 IO 位于节 点 N-1 或 N-2 上。一个例子是带有第二代 3D V-Cache 的 AMD Ryzen7000X3D 处理器，它集成了 3D 堆叠计算和 SRAM 内存，如 AMD 分享新款第二代 3D V-Cache 芯片细节（高达 2.5 TB/s）中 所示。 对于模拟功能或 IO 接口功能（例如 PCIe 或以太网），可能对延迟有更高的容忍度，最好将其实现 在单独的芯片组中，并通过 UCIe 接口连接到主芯片。为了节省成本，主芯片组可以采用较旧的工艺 节点。 芯片间连接考虑因素 来源 ：内容 编译自 semiengineering 。 Chiplet是一种满足持续增长的计算能力和 ...