第五届RISC-V中国峰会于2025年7月16至19日在上海张江科学会堂隆重举办，本届峰会设置1场主论 坛、9场垂直领域分论坛、5场研习会、11项同期活动，以及4,500平方米未来科技展览区，汇聚数百家 企业、研究机构及开源技术社区参会。 在7月18日的EDA分论坛上，中国科学院计算技术研究所特别研究助理，北京开源芯片9研究院特别研 究助理徐易难带来了主题为"SVM：可用综合方法实现RISC-V处理器的高效验证"的演讲。 随着芯片设计日益复杂，处理器验证成为了芯片开发中的瓶颈问题。徐易难详细阐述了处理器验证的现 状、挑战和创新方法，提出SVM作为一种高效的硬件验证方法，能够大幅提升RISC-V处理器验证的效 率。 REF电路代码实现：现有的参考模型（REF）通常以软件模拟器的形式存在，设计简单且可靠，但缺乏 高效的硬件实现方式。如何将现有的软件REF高效地迁移到硬件中，是SVM面临的首要问题。 硬件REF执行效率：由于DUT设计复杂且微结构丰富，而REF则需要设计得简单以保证功能可靠，因此 如何提升硬件REF的执行效率，成为SVM的一大挑战。 调试和可追溯性问题：硬件环境缺乏对传统软件调试工具的支持（如断言、 ...