公众号记得加星标⭐️，第一时间看推送不会错过。 来源 ：内容来自工商时报 。 市场传出，英伟达（NVIDIA）已启动自家HBM（高频宽存储器）Base Die的设计计划，未来无论搭 配那一家存储器品牌的HBM堆栈产品，底层逻辑裸片（Base Die）都将采用英伟达自有设计方案， 制程节点锁定3nm，预估将于2027年下半年开始小量试产。 此消息一出，震撼HBM生态链，市场人士担忧，恐改写下一代HBM市场竞争版图。 目前HBM市占率最高为SK海力士，其HBM Base Die多采用自制方案。但业界指出，若HBM传输速 度欲拉升至10Gbps以上，须借助台积电先进逻辑制程如12nm或更先进制程来制作Base Die，其中标 准型HBM4采用台积电12nm 制程即可支援，相关供应链主导权仍握在SK海力士手中。 不过，存储器厂商在复杂Base Die IP与ASIC设计能力上相对薄弱。IC设计业者指出，若HBM4要整 合UCIe高速界面对外与GPU、CPU通讯，则Base Die设计难度大幅提升。ASIC公司如创意已具备完 整IP与设计平台，可提供云端服务业者（CSP）导入。 业界分析，英伟达拟自制HBM Base ...