在刚刚结束的IEDM 2025上，台积电首次证实了采用下一代晶体管技术——互补场效应晶体管（CFET）的集成电路的运行情况。 根据IEDM 官方此前的预告，台积电在本届大会宣布两项了重要里程碑：首款全功能 101 级 3D 单片互补场效应晶体管 (CFET) 环形振荡器 (RO)以及全球 最小的 6T SRAM 位单元，该位单元同时提供高密度和高电流设计。 据介绍，基于先前基于纳米片的单片 CFET 工艺架构，台积电研究人员引入了新的集成特性，进一步将栅极间距缩小至 48nm 以下，并在相邻 FET 之间采 用纳米片切割隔离 (NCI) 技术，以及在 6T SRAM 位单元内采用对接接触 (BCT) 互连技术实现反相器的交叉耦合。电学特性分析对比了两种环形振荡器布 局，重点展示了 6T 位单元对性能以及稳健 SRAM 器件指标的影响。 这些进展标志着 CFET 开发的关键性转变，从器件级优化迈向电路级集成。 台积电新进展 CFET 是一种通过垂直堆叠 n 沟道 FET 和 p 沟道 FET（CMOS 器件的基本组件）来提高晶体管密度的技术，理论上与目前最先进的晶体管技术纳米片 FET (NS FET) 相比， ...