公众号记得加星标⭐️，第一时间看推送不会错过。 来源：内容 编译自 semiengineering 。 近 日 ， 《 半 导 体 工 程 》 杂 志 与 四 位 专 家 就 掩 模 制 造 的 现 状 和 未 来 方 向 进 行 了 探 讨 ， 其 中 ， HJL Lithography 首席光刻师 Harry Levinson、D2S首席执行官 Aki Fujimura、美光公司掩模技术高级 总监 Ezequiel Russell 以及 Photronics 执行副总裁兼首席技术官 Christopher Progler 发表了真知灼 见。 SE：掩模成本历来都是一个主要问题，但现在似乎在前沿领域越来越被接受。这种趋势会持续下去 吗？未来企业可以采取哪些措施来管理或降低掩模成本？ Russell： 说实话，我没听说过有人说掩模版便宜或无关紧要。在前沿领域，由于工艺步骤、工具复 杂性和设备先进性的增加，晶圆制造成本飙升。相对而言，掩模版现在在总成本中所占的比例可能更 小。但每台设备的掩模层数量正在大幅增加。而且，使用EUV光刻技术后，光罩的使用寿命也会缩 短，因此必须更频繁地更换掩模版。这使得掩模版成为一项 ...

如果您希望可以时常见面，欢迎标星收藏哦~ 来源：内容 编译自 semiwi 。 在高数值孔径 EUV 光刻系统中，数值孔径 (NA) 从 0.33 扩展到 0.55。这一变化被宣传为可以避 免在 0.33 NA EUV 系统上进行多重图案化。直到最近才有具体的例子提供。事实上，在 DUV 双 重图案化已经足够的情况下，EUV 已经实现了双重图案化。 数值孔径的增加允许使用更多衍射级数或更宽的空间频率范围进行成像。对于同一幅图像，拥有更 多衍射级数可以产生更明亮、更窄的峰值，如图1的示例所示。 图 1. 对于相同的四分之一节距输入线图案，四个衍射级比两个衍射级产生更明亮、更窄的峰值。 NILS 因峰值更尖锐而得到改善。 峰值越尖锐，意味着归一化图像对数斜率 (NILS) 越好，因此光子吸收中散粒噪声的随机效应不会 那么严重。因此，与 0.55 NA 相比，0.33 NA 的直接打印图像更容易出现质量下降。 为了将散粒噪声保持在足够低的水平，以保证单次0.33 NA曝光，剂量必须增加到一定程度，使吞 吐量或光刻胶损失成为不利因素，例如> 100 mJ/cm 2。另一方面，如果将0.33 NA图案分成两个 单独曝光 ...

来源：内容来自 Source：编辑部，谢谢。 如果您希望可以时常见面，欢迎标星收藏哦~ 在日前英特尔推出了A14工艺之后，两大晶圆厂巨头正式入局这个巅峰之争。从目前的资料看来，总体而言，他们在 架构、EUV光刻和晶体管设计上展开了激烈竞争。 首先看台积电，据该公司执行副总裁兼联席首席运营官Yuh-Jier Mii （米玉杰）博士介绍，当前的发展方向是从 FinFET到Nanosheet。除了这些技术之外，垂直堆叠的NFET和PFET器件（称为CFET）也可能是实现器件微缩的候选 方案。除了CFET之外，沟道材料方面也取得了突破，可以进一步实现尺寸微缩和降低功耗。上图总结了这些进展。 米博士报告称，台积电一直在积极构建硅基CFET器件，以实现更高水平的微缩。台积电在2023年IEDM上展示了其首 款栅极间距为48纳米的CFET晶体管。今年在IEDM上，台积电展示了最小的CFET反相器。下图展示了该器件在高达 1.2V电压下均衡的性能特征。 英特尔将推出的 14A 工艺节点（计划于 2027 年进行风险生产）的性能指标，宣称其功耗将降低高达 35%。英特尔还 展示了其全新的 Turbo Cell 技术，这是一种可 ...

如果您希望可以时常见面，欢迎标星收藏哦~ 来源：内容 编译自 wccftech ，谢谢 。 在半导体新元素的采用方面，台积电多年来一直是先驱，并经常引领潮流。但现在，该公司似乎将 放弃在其 A14 工艺中使用高数值孔径 EUV 光刻设备，而是采用更传统的 0.33 数值孔径 EUV 技 术。这一消息是在数值孔径技术研讨会上透露的，台积电高级副总裁Kevin Zhang在会上宣布了这 一进展。由此可以肯定地说，英特尔代工厂和几家 DRAM 制造商现在在"技术"上比台积电更具优 势。 Kevin 表示，台积电将不会使用High NA EUV光刻技术来对A14芯片进行图案化，该芯片的生产 计划于2028年开始。从2纳米到A14，我们不必使用High NA，但我们可以在处理步骤方面继续保 持类似的复杂性。他指出，每一代技术，我们都尽量减少掩模数量的增加。这对于提供经济高效的 解决方案至关重要。 台积电认为高数值孔径 (NA) 对 A14 工艺无关紧要的主要原因是，使用相关的光刻工具，这家台 湾巨头的成本可能会比传统的 EUV 方法高出 2.5 倍，这最终将使 A14 节点的生产成本大大提 高，这意味着其在消费产品中的 ...

这篇报道的有趣之处在于，此前有消息称三星已取消其1.4纳米制程，这可能是因为三星正将资源 和人力集中用于2纳米技术，尽管三星并未透露采取这一举措的具体原因。假设三星成功生产出首 颗1纳米晶圆，该公司也需要一段时间才能实现量产，因为其目标是在2029年，也就是四年后，在 此期间，这家韩国巨头会有很大可能遇到一些生产障碍。 三星，变了 如果您希望可以时常见面，欢迎标星收藏哦~ 来源：内容来自半导体芯闻综合，谢谢。 2nm GAA 工艺进展被传顺利，但三星的目标是通过推出自己的 1nm 工艺来突破芯片开发的技术 限制。一份新报告指出，该公司已经成立了一个团队来启动这一工艺。然而，由于量产目标定于 2029 年，我们可能还需要一段时间才能看到这种光刻技术的应用。 1nm 晶圆的开发需要"高 NA EUV 曝光设备"，但目前尚不清楚三星是否已订购这些机器。 另一方面，台积电也正在推出 2 纳米以下芯片，据报道，这家台湾半导体巨头已于 4 月初开始接 受 2 纳 米 晶 圆 订 单 。 至 于 三 星 ， 在 其 2 纳 米 GAA 技 术 的 试 产 过 程 中 ， 据 报 道 其 良 率 达 到 了 30%，这比 3 ...