互补型场效应晶体管 (CFET：COMPLEMENTARY FET ) 器件架构有望在逻辑技术路线图中取代环栅 (GAA) 纳米片晶体管。在 CFET 器件中，n 型和 p 型 MOS 晶体管堆叠在一起，首次消除了标准单元高度中 n-p 间距的限制。因此，如果能与先进的晶体管接触和供电技术相结合，CFET 器件架构有望大幅缩 小逻辑标准单元尺寸。 在所有可能的集成流程中，单片CFET (mCFET：monolithic CFET) 被认为是干扰最小的，它能以最快的速度将CFET引入到符合行业实际尺寸的器件中。 采用单片集成，具有共用顶部和底部栅极的垂直器件结构可以在一系列工艺步骤中完成图案化和加工。 垂直堆叠层带来了一些挑战，需要CFET专用模块来实现堆叠横截面关键部分的垂直隔离。例如，中间介质隔离 (MDI) 模块可以提供顶部和底部栅极之间 的隔离。这使得可以为顶部和底部器件设置不同的阈值电压。 近年来，在展示300mm mCFET集成流程的关键构建模块方面取得了显著进展。在2024年VLSI大会上，imec的研究人员报告了一种带有MDI模块的mCFET 器件，该器件与内部间隔层兼容——内部间隔层是一种纳米 ...

如果您希望可以时常见面，欢迎标星收藏哦~ 作为英特尔多芯片系统创新的重要一环，通过晶体管架构的升级，引入RibbonFET全环绕栅极晶体管，英特尔能够继续推进晶体管微缩。 本期"5分钟IN科普"，让我们来一起了解一下晶体管架构的发展历程！ 什么是晶体管架构？ 名为晶体管的微型电子开关，是计算机芯片运作的基石。它主要由三部分组成： MOSFET，全名金属氧化物半导体场效应晶体管，是目前数字电路中主流的晶体管架构。 在MOSFET晶体管中，栅极和沟道之间被氧化层（oxide layer）完全隔离开来。一方面，氧化层阻止了电流直接从栅极流向沟道，强化了对电流的 控制，避免漏电；另一方面，当施加电压时，由于电容效应，栅极上的电荷会在氧化层下方产生一个电场，"间接"驱动晶体管中的电流流动。 栅极（gate）：相当于开关的把手，通过施加电压实现对电流的控制； 沟道（channel）：顾名思义，指的是电流的通道； 源极（source）和漏极（drain）：电流的入口和出口。 此前，制造氧化层的主要材料是二氧化硅，2007年，英特尔率先在商业化的产品中使用了高k材料，显著提升了栅极电容并改善了漏电，实现了晶 体管性能的提升。 ...