公众号记得加星标⭐️，第一时间看推送不会错过。 来源：内容来自经济日报 。 联电跨足先进封装大跃进，夺下高通大单，自行开发的高阶中介层（Interposer）也获得高通验证， 迈入量产出货倒数计时阶段。法人看好，联电透过跨国合作，携手国际大厂抢食AI等高速运算大商 机，后市看俏，并可藉由差异化优势，降低红色供应链在成熟制程晶圆代工市场激烈竞争的干扰。 联电不评论特定客户，强调先进封装是该公司积极发展的重点，将携手智原、矽统等转投资事业，以 及华邦等记忆体伙伴，携手打造先进封装生态系。 联电去年底携手高通展开高速运算先进封装合作，锁定AI PC、车用，以及当红的AI伺服器市场，陆 续传出捷报。 供应链透露，联电第一批中介层1500电容已通过高通的电性测试，目前开始试产，预计2026年首季 有机会量产出货，高通并购置炉管机台放在联电厂房，凸显双方合作紧密。业界分析，此次联电通过 高通认证的产品采用1500nF/mm^2电容，主要搭配高通的IC和记忆体所需要的电容值。 业界人士指出，联电布局先进封装，先前在制程端仅供应中介层，应用在RFSOI制程，对营收贡献有 限。随着高通采用联电先进封装制程打造高速运算芯片，近期 ...

Core Viewpoint - TSMC is establishing its first design center in Europe, located in Munich, focusing on automotive applications and aiming for significant advancements in memory technology [1][2]. Group 1: TSMC's Strategic Shift - TSMC's new design center represents a strategic shift from solely chip manufacturing to providing design services, addressing the lack of advanced design expertise in Europe [1][2]. - The European Design Center (EUDC) is expected to support TSMC's €10 billion investment in the European Semiconductor Manufacturing Company (ESMC) located in Dresden, which TSMC operates with a 70% stake [1][2]. Group 2: Focus Areas and Technology Development - The design center will focus on high-density, high-performance, and energy-efficient chips, particularly in automotive, industrial, AI, and IoT applications [1][2]. - TSMC plans to introduce 5nm MRAM and 6nm RRAM technologies, which are critical for automotive applications and AI chip memory expansion [4][5]. Group 3: Market Projections and Future Plans - By 2030, the automotive sector is projected to account for 15% of a $1 trillion market, surpassing IoT's 10% share, with data centers and AI driving significant growth [6]. - TSMC's N3 technology is expected to achieve high yield and long-term operation, with over 70 new wafers anticipated by April 2025 [5][6].

如果您希望可以时常见面，欢迎标星收藏哦~ 在台积电早起那的北美技术研讨会上，台积电业务发展和海外运营办公室高级副总裁兼副联 席首席运营官Kevin Zhang称其为"最后也是最好的 FinFET 节点"。台积电的战略是开发N3 工艺的多种变体，打造一个全面可定制的硅片资源。 Kevin Zhang表示："我们的目标是将集成硅片性能打造成为一个平台。" 截至目前，N3 现有 或计划推出的版本包括N3B、N3E、N3P、N3X、N3S、N3RF、N3A和N3C。 换而言之，自英特尔在2009 年的开发者大会上推出了 22 纳米 FinFET 晶圆后，这个改变了 芯片行业的设计，从某种程度看，走到了尽头。 FinFET，英特尔掀起革命 对芯片制造行业的读者应该知道，在过去几十年里，芯片的晶体管已经从planer走向了FinFet。至 于为什么用FinFet，以及这个进步的意义，我们需要从晶体管的原理说起。 本质上，在一颗芯片中，晶体管的目标是充当一个高速电子开关。导通时，电流从晶体管的源极流 向漏极。截止时，电流停止。反型层（上图蓝线）是电流实际流动的地方。 在理想情况下，晶体管需要做三件事： 1) 开启时允许尽可 ...

当国内70%的IC企业聚焦Finfet工艺时，你的技术储备却还停留在28nm平面工艺？某头部企业HR透露： 掌握FinFET工艺的工程师薪资溢 价达35%！ 近两年来，不少芯片企业的项目招标明确要求需要具备 12nm及以上工艺项目经验 ！华为、TI、艾为等芯片行业大厂也在逐 渐做技术升级，FinFet将逐渐一步步替代平面工艺！比如华为最新发布的昇腾AI芯片就已采用了12nm的FinFET工艺，与台积电合作流片 之后，直接取代了早期28nm平面工艺方案。 随手一搜，现在的招聘网站上很多公司的模拟版图工程师的岗位要求里也都明确要求有FinFet项目经验！有FinFet项目经验者通常都会被优先考 虑，在求职找工作过程中能获得更大的优势和筹码！ 根据多家招聘平台数据，华为海思、艾为电子等企业自2023年起， 模拟版图工程师岗位明确要求12nm/7nm FinFET工艺项目经验 ，而 平面工艺相关岗位需求锐减70%。 之前，集成电路常见的制造工艺是CMOS工艺，但随着时代进步， 芯片工艺方面的发展趋势集中体现在持续的技术创新与进步，正朝着 更小的制程节点如12nm、7nm纳米乃至更精细尺度迈进，以此实现更高的集成度、更 ...

如果您希望可以时常见面，欢迎标星收藏哦~ 来源 ：内容来自北京大学，文字：王岩，谢谢。 近日，北京大学化学与分子工程学院彭海琳教授团队与电子学院邱晨光研究员团队合作，研制出世 界首例低功耗高性能二维环栅晶体管及逻辑单元，成果在《自然-材料》发表。该晶体管的速度和能 效同时超过了硅基物理极限，是世界上迄今速度最快、能耗最低的晶体管。该工作有望推动芯片领 域新一轮技术革新，为我国先进制程集成电路制造技术发展赢得主动。 小小器件何以具备如此强大的性能？融媒体中心记者采访了彭海琳教授及其团队成员，他们为记者 讲述了团队的"芯"路历程，以及成果对推动中国芯片技术高质量发展的意义。 实现技术"跨代" 二维环栅晶体管，顾名思义，"二维"指二维半导体材料、"环栅"表示栅极全环绕包围半导体沟道的 结构。二维环栅晶体管是未来集成电路芯片功耗缩放与性能释放的最优解之一，这已成为学术界和 工业界的共识，但是当前最高水平的二维环栅晶体管的性能与功耗尚不能和主流硅基晶体管相比， 此外还缺乏规模化制备二维环栅晶体管异质结的手段。彭海琳团队的最新成果从材料、架构双维度 实现了二维环栅晶体管技术的革新，速度和能效均超过了硅基晶体管物理极限。 ...