半导体工艺

Search documents
高密度DTC硅电容量产上市——森丸电子发布系列芯片电容产品
3 6 Ke· 2025-07-04 05:31
01.硅电容:被动电子元件的革命性突破 硅电容(Silicon Capacitor)采用单晶硅衬底,通过深槽刻蚀技术在硅晶圆上构建三维微结构,再通过一系列薄膜沉积与刻蚀工艺实现高纯度电介质层。这种融 合半导体制造工艺的创新设计,使电容性能获得了质的飞跃: ·卓越的容值稳定性:包括温度、偏压和老化特性引起的容值漂移,不到MLCC的1/10; ·超薄形态:可实现低于50微米的超薄厚度,甚至不到头发丝直径; ·超高密度:单位面积容量提升10倍以上; ·极低的ESL和ESR:保证信号完整性,降低电源燥声和阻抗。 传统MLCC采用陶瓷粉未堆叠烧结工艺,存在先天不足:陶瓷层间易产生微裂纹,高温烧结导致内部应力积聚,多层结构带来高寄生电感。而硅电容的单晶 硅基底具有高度有序的原子排列,无晶界缺陷,从根本上解决了这些痛点。 硅电容并非对MLCC的简单改良,而是一种基于半导体工艺的根本性技术革新。其优势体现在多个维度,直接解决了MLCC在高性能应用中长期存在的"隐 性妥协"。在5G/6G通信、高速处理器(如AI、HPC)的电源分配网络 (PDN)、汽车电子(如ADAS、BMS)、医疗设备(植入式与体外诊断)等高端领域,硅电容正 ...
芯片,最新路线图
半导体芯闻· 2025-06-26 10:13
如果您希望可以时常见面,欢迎标星收藏哦~ 众所周知,作为全球半导体工艺研发的核心枢纽,IMEC依托顶尖科研团队、先进基础设施,以及 产学研协同创新的独特模式,长期引领行业技术发展,在半导体领域的权威性与前瞻性备受业界认 可。 正因如此,IMEC对半导体未来路线图的预测,不仅展现了其对行业趋势的深刻洞察,更为全球半 导体企业与科研机构提供了极具价值的参考方向。接下来,本文将聚焦这份最新路线图,深度剖析 其对未来半导体技术发展的预测与展望。 解读IMEC路线图 IMEC最近更新了直至2039年的路线图,这份路线图预测了未来14年内工艺节点技术的演进过程, 涵盖了即将出现的新技术和工艺节点的演进。 IMEC 预测至 2039 年的路线图 (图源: YouTube 博主 @TechTechPotato ) 在其中,IMEC详细阐释了如何对芯片工艺节点、晶体管架构、芯片互联架构、背面供电技术、 EUV光刻机和2D材料等技术的发展走势和演进历程做出预测,以及这些技术从实验室走向产业化 近日,YouTube博主@TechTechPotato在视频中,深入分享并解读了IMEC(比利时微电子研 究中心)发布的半导体工艺路线图。 ...
曝三星1.4nm推迟至2028年!
国芯网· 2025-06-25 13:50
国芯网[原:中国半导体论坛] 振兴国产半导体产业! 面对市场压力,三星电子现阶段将重心转向"强化内部结构",集中人力和投资资源于计划于今年年底量 产的2nm工艺上。 此外,三星系统LSI部门正在采用2nm工艺生产计划于年底发布的"Exynos 2600"应用处理器,随着考虑 在"Galaxy S26"智能手机中搭载该处理器,2nm工艺的量产可能性有所提升。 三星晶圆代工部门也在积极争取北美大型科技公司的订单,包括特斯拉和高通等企业的2nm工艺订单。 业内人士透露,三星还在考虑在新建的美国泰勒工厂部署2nm工艺,因此相关工艺的推进需要加快。 ***************END*************** 半导体公众号推荐 不拘中国、 放眼世界 ! 关注 世界半导体论坛 ↓ ↓ ↓ 6月25日消息,据报道,三星原定于今年第二季度动工的1.4nm测试线建设计划已被推迟,预计投资将 延后至今年年底或最早明年上半年。 这一调整意味着三星原计划于明年开始提供的1.4nm工艺服务可能会延期,业界预计其量产时间可能推 迟至2028年左右。 推迟投资决策的主要原因是三星晶圆代工业务面临的市场低迷,今年第一季度,三星晶圆代工 ...
台积电2nm工艺良率公布!
国芯网· 2025-04-28 13:10
国芯网[原:中国半导体论坛] 振兴国产半导体产业! 不拘中国、 放眼世界 ! 关注 世界半导体论坛 ↓ ↓ ↓ 4月28日消息,在近期举行的北美技术论坛上,台积电首次对外披露了其N2(2nm制程)工艺的缺陷率(D0)相关信息。与此前的7nm、5nm以及3nm等 制程相比,N2工艺在缺陷率控制方面表现更为优异。 虽然台积电并未公开具体的缺陷率数据,但展示了不同制程工艺随时间变化的缺陷率趋势。N2是台积电首次引入GAAFET全环绕晶体管技术的工艺,距 离大规模量产还有两个季度,预计将在年底实现。 从试产情况来看,N2工艺在过去近两个月的表现中,其缺陷率与同期的N5/N4工艺相当,甚至略低,并且显著优于N7/N6和N3/N3P工艺。从试产到量产的 半年周期内,N7/N6工艺的综合缺陷率相对较高,而N3/N3P工艺自量产起便保持较低水平。N5/N4工艺的表现更加出色,从试产阶段开始,其缺陷率就明 显更低。 如果N2能够延续N5/N4的改善趋势,其未来发展将十分值得期待。此外,台积电还强调,一种工艺的缺陷率能否快速下降,不仅取决于其设计和技术本 身,还与制造芯片的数量和产能规模密切相关。制造数量越多、产能规模越大,越容 ...