Core Viewpoint - The use of consumer-grade chips in the Xiaomi YU7 vehicle has sparked debate, but it is deemed acceptable for smart cockpit applications, as these chips can meet the necessary requirements without compromising safety [1][2][3]. Group 1: Chip Usage in Automotive - Consumer-grade chips can be used in smart cockpit applications, as they do not directly control vehicle operations, unlike control and driving chips which must be automotive-grade [2][3]. - Xiaomi's decision to use the Snapdragon 8 Gen3 chip in the YU7 has been criticized, but it aligns with industry practices where companies like Tesla also utilize consumer-grade chips in their smart cockpits [2][9]. Group 2: Cost Considerations - The cost of automotive-grade chips, such as Qualcomm's 8295P, can be several thousand dollars each, leading to significant expenses for manufacturers, especially with high sales volumes [5][7]. - By developing its own consumer-grade chips, Xiaomi could drastically reduce costs, potentially saving hundreds of millions of dollars annually if implemented across large production volumes [7][9]. Group 3: Strategic Vision - Xiaomi aims to transition from using third-party chips to its own self-developed chips for smart cockpit applications, which would enhance cost efficiency and customization [5][9]. - The gradual shift to in-house chip development is seen as a strategic move to avoid dependency on external suppliers and to better integrate with their systems [9].

报告导读： DRAM 的长远命题在于从 2D 转向 3D 架构。海外硬件大厂在储备能让 AI "泛 在"与"常开"的技术， NPU 作为协处理器的运用叠加 3D DRAM 极有可能是下一代的端侧 技术趋势。 行业观点及投资建议。 NPU 作为协处理器的运用叠加 3D DRAM 极有可能是下一代的端侧技术趋势，给 予行业"增持"评级。 DRAM 制程微缩放缓，长远命题在于从 2D 转向 3D 架构。 随着 DRAM 制程节点不断缩小，目前 DRAM 芯片工艺已经突破到了 10nm 级别。工艺完整性、成本、电容器漏电和干扰、传感裕度等方面的 挑战愈发明显，要在更小的空间内实现稳定的电荷存储和读写操作变得日益困难。随着 DRAM 芯片制程 愈发先进，长远命题在于从 2D 转向 3D 架构； 混合键合方案改进了 Micro bump 的堆叠高度限制等问 题，代表 3D DRAM 未来技术路径。 从技术差异上来说， WoW 3D DRAM 与 CUBE 及现有的 HBM 方 案主要差异在于键合方式分别为混合键合与 Micro bump 。与已广泛使用的 Micro Bump 堆叠技术相 比，混合键合不配置凸块，可容纳较 ...

智通财经APP获悉，国泰海通发布研报称，DRAM制程微缩放缓背景下，3D架构转型与NPU协处理器 结合将成为端侧AI发展的关键技术路径。研报指出，当前AI端侧推理速度的瓶颈在于内存带宽而非算 力，而3DDRAM通过混合键合技术可显著提升传输效率(如800GB/s带宽下高通骁龙8GEN3的推理速度 可从4.8 tokens/s跃升至57 tokens/s)。NPU作为协处理器的运用叠加3DDRAM极有可能是下一代的端侧技 术趋势，给予行业"增持"评级，推荐兆易创新(603986.SH)。 DRAM制程微缩放缓，长远命题在于从2D转向3D架构 以高通骁龙8GEN3为例，其NPU算力约45 TOPs，内存带宽约为67 GB/s，若运行7B大模型，代入前述 公式得到计算能力限制约3215 tokens/s，内存带宽限制约4.8 tokens/s，最终速度取两者中的最小值，确 保实际推理不受硬件瓶颈限制，而其内存限制瓶颈明显远大于计算限制。DRAM+NPU通过HB堆叠的形 式合封，该行假设以800 GB/s的内存带宽代入上述高通骁龙8GEN3的问题，内存限制将提升至57 tokens/s。中国大陆玩家兆易创新及其投资子 ...

前几天，雷军官宣了小米新一代自研Soc芯片--玄戒O1，但这颗芯片究竟什么工艺，性能怎么样，全是猜测，没有确切消息。 并且基于这款芯片，很多人更是不惮以最坏的恶意来推测小米，称是高通XX芯片，或者联发科XX芯片套壳，根本就不是自研…… 而近日，雷军或许是为了回应质疑，公布了更多的关于这款芯片的信息。 按照说法，这颗芯片采用的是第二代3nm工艺，不用怀疑，基于这个工艺，就知道是台积电代工的，毕竟三星的3nm不给力，其它厂商，就没有3nm能力。 并且这也是中国厂商推出的第一颗3nm芯片，也是中国大陆最强的手机芯片。 且小米在2014年就研发出了澎湃S1，是有基础的，基于原来的一些技术，经验，团队等，4年花了135亿元，设计出3nm芯片，并不是那么夸张。 | 2709 | | 8125 | | --- | --- | --- | | Single-Core Score | | Multi-Core Score | | Geekbench 6.1.0 for Android AArch64 | | | | Result Information | | | | Upload Date | May 18 2025 05: ...

中国的手机SOC芯片曾与高通、联发科比肩，不过因为众所周知的原因而无法获得先进工艺代工，性能 方面似乎是个秘密，不过近期有消息指一家国产手机企业即将推出它的手机SOC芯片，可能是4纳米， 也可能是3纳米，性能将与骁龙8gen3相当，成为新的国产手机芯片王者。 与此相印证的是评测软件Geekbench上出现了一款命名颇为特殊的该品牌手机，它的单核跑分达到2400 多分，多核跑分达到7600多分，跑分确实比骁龙8gen3高一些，似乎搭载这款芯片的手机已在内部测试 当中，如此估计很快就要发布了。 如今它传出再度推出手机SOC芯片，意味着它经过8年的技术积累，终于再次在手机SOC芯片上攻关， 如今手机SOC芯片即将推出可谓是水到渠成吧。 国内此前有两家手机芯片企业，紫光展锐主要专注于中低端手机芯片，它的芯片工艺大多是6纳米或5纳 米，这类数年前的芯片工艺，成本更低，符合它当下主要面向中低端市场的手机芯片。 另一家手机芯片企业则因为众所周知的原因，从2020年9月15日起，拥有先进工艺的台积电就无法为它 代工了，目前它的手机芯片主要由国内的芯片代工厂代工，有推测认为它的手机芯片估计工艺大约在7 纳米左右。 这家手机企业 ...

报告导读： 当前推理速度主要瓶颈在于内存带宽而非算力，NPU+DRAM堆叠后内存带 宽呈现数量级提升，这一技术方案产业趋势明确。 更多国泰海通研究和服务 亦可联系对口销售获取 重要提醒 本订阅号所载内容仅面向国泰海通证券研究服务签约客户。因本资料暂时无法设置访问限制，根据《证 券期货投资者适当性管理办法》的要求，若您并非国泰海通证券研究服务签约客户，为保证服务质量、 控制投资风险，还请取消关注，请勿订阅、接收或使用本订阅号中的任何信息。我们对由此给您造成的 不便表示诚挚歉意，非常感谢您的理解与配合！如有任何疑问，敬请按照文末联系方式与我们联系。 法律声明 行业观点及投资建议。 当前推理速度主要瓶颈在于内存带宽而非算力，NPU+DRAM堆叠后内存带宽呈现 数量级提升，这一技术方案产业趋势明确。给予行业"增持"评级。 当前主要瓶颈在内存带宽，而非算力。 以高通骁龙8GEN3为例，其NPU算力约45 TOPs，内存带宽约为67 GB/s，若运行7B大模型，代入前述公式得到计算能力限制约3215 tokens/s，内存带宽限制约4.8 tokens/s， 最终速度取两者中的最小值，确保实际推理不受硬件瓶颈限制，而其内 ...