据业界消息人士12日透露，台积电上月末在美国德克萨斯州举行的"ECTC 2025（电子元件技术会 议）"上公布了其用于超大型AI半导体的"晶圆系统（SoW-X）"的具体结构。 公众号记得加星标⭐️，第一时间看推送不会错过。 来源：内容 编译自 zdnet 。 台湾晶圆代工厂台积电（TSMC）因其尖端封装技术的进步而备受瞩目，该技术瞄准了下一代AI半导 体市场。据悉，为了顺应AI半导体向更高性能和更大面积发展的趋势，台积电已设计出一款高达80 HBM4（第六代高带宽存储器）的产品。 SoW-X是台积电计划于2027年量产的新一代封装技术，预计将应用于GPU、CPU等高性能系统半导 体，以及整合HBM的AI半导体。 SoW-X的关键在于直接连接晶圆上的存储器和系统半导体，而无需使用现有封装工艺中使用的基板 （PCB）或硅中介层（插入芯片和基板之间的薄膜）。 各个芯片之间的连接，是通过在芯片底部形成的精细铜重分布层（RDL）来实现的。此时，RDL延伸 到了芯片外部，台积电称之为InFO（Integrated Fan-Out）。 由于SoW-X利用了整片晶圆，因此可以生产超大尺寸的AI半导体。根据台积电公布的数据，S ...

公众号记得加星标⭐️，第一时间看推送不会错过。 20世纪80年代末期，Scheuermann等率先研究了一种低温烧结技术，即通过烧结银颗粒实现功率半导 体器件与基板互连的方法，这为烧结银技术的发展奠定了基础。此后，随着科技进步，烧结银技术在 工艺优化、材料性能提升等方面取得了显著进展，逐渐从实验室研究走向实际工业应用，并在近年来 得到了广泛的关注与应用推广。 从电动汽车的高效驱动系统，到光伏发电中的逆变器，再到5G通讯的核心射频模块，以碳化硅 为代表的第三代功率半导体相比传统的硅芯片呈现出更为优越的性能。当新能源汽车续航里程突 破1000公里、800V高压快充成为标配，碳化硅功率半导体的革命正在加速到来。而更高的功率 密度、更优的散热能力、更强的可靠性以及更高的工作温度范围等严苛要求，让传统的焊料封装 与连接技术在新的技术时代，正在被高性能、高可靠性的烧结银封装与连接技术快速取代。烧结 银技术也成为了碳化硅等第三代功率半导体芯片与模组封装的首选材料。 烧结银技术原理 1 烧结银技术概述 图源：帝科湃泰 碳化硅和氮化镓的应用领域 原子扩散是烧结银技术实现良好连接的核心机制。在低温烧结过程中，银颗粒表面的原子具有 ...

公众号记得加星标⭐️，第一时间看推送不会错过。 来源：内容 编译自彭博社 。 "华为已经覆盖了中国市场，"英伟达首席执行官黄仁勋今年在巴黎VivaTech大会上接受记者采访时表 示。黄仁勋警告称，在美国转向贸易孤立主义的背景下，一些潜在的失误可能会让中国在当前的人工 智能竞赛中取得重大胜利。 中国目前是世界第二大经济体，其中最引人注目的科技公司是华为。围绕先进芯片的中美贸易战已持 续多年，尽管美国目前仍占据主导地位，但美国政府最近的一些决定正威胁着其领先地位。 美国国家经济委员会主任凯文·哈塞特周一向CNBC表示，特朗普政府可能愿意放松对中国认为对其制 造业至关重要的一些微芯片的出口限制。但他补充说，美国将继续限制能够驱动人工智能系统的"非 常高端的英伟达"芯片。 周四，Nvidia 的黄仁勋再次批评 美国芯片出口管制。 他告诉CNN："出口管制的目标尚未实现。无论最初讨论的目标是什么，（它们）显然都没有奏效。 所以我认为，所有出口管制的目标都必须清晰明确，并经过时间检验。" 上个月，黄仁勋在台湾举行的新闻发布会上表示，美国对芯片出口的限制是"失败的"，并警告说，这 些限制对美国企业造成的损害比对中国的损害更 ...

公众号记得加星标⭐️，第一时间看推送不会错过。 来源：内容 编译自 theelec 。 韩国科学技术研究院的一位教授表示，到 2029 年左右，当 HBM5 实现商业化时，冷却技术将成为 高带宽存储器 (HBM) 市场竞争的主要因素。 韩国科学技术研究院电气工程系教授 Joungho Kim 在 KAIST Teralab（Kim 领导的该大学下属研究 小组）主办的活动中表示，目前，封装是决定半导体市场霸权的主要因素，但随着 HBM5 的出现， 这一局面将转变为冷却技术。 该 实 验 室 分 享 了 所 谓 的 2025 年 至 2040 年 HBM4 至 HBM8 的 技 术 路 线 图 。 其 中 一 些 技 术 包 括 HBM 架构、冷却方法、硅通孔 (TSV) 密度、中介层等。 Kim 表示，预计基础芯片将通过异构和先进的封装技术移至 HBM 的顶部。 该教授还表示，除了冷却之外，键合也是决定HBM性能的另一个主要因素。他表示，从HBM6开 始，将引入玻璃和硅的混合中介层。 | | | | | | Ver 1.2 / updated.250521 | | --- | --- | --- | --- | ...

公众号记得加星标⭐️，第一时间看推送不会错过。 来源：内容 综合自 wccftech 。 在 上 月 底 ， AI 芯 片 霸 主 英 伟 达 黄 仁 勋 在 全 球 媒 体 问 答 中 表 示 ， 关 于 英 伟 达 芯 片 与 特 殊 应 用 IC （ASIC）之间的比拼，他坚定地表示，英伟达的增长速度会持续超过ASIC。 对于上述看法，黄仁勋的理由是，这世界上有会出现很多ASIC专案，但其中大约九成会失败，就像 会一直有新创公司冒出头，但大部分都会以败局告终。就算其中有些逃过此命运，但长时间下来，也 可能难以为继。 相较之下，黄仁勋认为，英伟达要延续并不难，这也是他的职责所在。由于英伟达的步伐很快，所以 如果有人想要打造ASIC，可能得比该公司的ASIC还要好才行。 黄仁勋说，市场竞争确实很激烈，但英伟达的技术进展很快，对架构持续进行最佳化，而且也努力让 成本尽速降低，如今已被广泛采用。 ASIC必须得英伟达竞争，且各种ASIC之间也要相互竞争。 毫无疑问，GPU龙头在人工智能领域进展迅速，通过快速引入新架构，打破了规模和性能方面的限 制。NVIDIA 并不担心在当今的人工智能市场中被边缘化，相反，他们 ...

美光公司耗资 1000 亿美元的园区建设面临延误 这种情况并非安靠公司和亚利桑那州独有。在纽约州克莱，美光公司计划斥资1000 亿美元兴建的 DRAM 生产基地（原计划于 2040 年代完工，并创造约 5 万个直接和间接就业岗位）也遭遇了进度 挫折。该公司的环境评估被推迟，公众反馈期也延长至 8 月。因此，原定于 2024 年开工的建设项 目，在社区反对意见得到解决之前无法动工。 该园区位于纽约州克莱附近，预计将成为美光公司迄今为止最大的制造基地，也是美国最大的半导体 工厂之一。该基地预计将容纳四间洁净室，总面积达60万平方英尺（约5.57万平方米），约为格罗方 德8号晶圆厂洁净室面积的八倍。 公众号记得加星标⭐️，第一时间看推送不会错过。 来源：内容 编译自 tomshardware 。 虽然许多由美国政府根据《芯片与科学法案》共同资助的晶圆厂正在建设中，或即将开始大幅提升半 导体产量，但有些工厂由于环境评估和当地居民的抗议而尚未开工，一些公司"陷入了邻避效应和两 年许可的泥潭"。据SemiAnalysis报道，这些项目包括安靠公司在亚利桑那州的先进封装工厂、美光 公司在纽约的 DRAM 工厂，以及 SK ...

公众号记得加星标⭐️，第一时间看推送不会错过。 过去几年，人工智能彻底带火了GPU，而作为背后的支撑力量。台积电CoWoS封装技术也强势 崛起。 众所周知，多年来，GPU绝对龙头英伟达一直是台积电的重要合作伙伴，但在 AI 领域最初的热 潮之后，NVIDIA 更进一步深化了与台积电的合作。如今，双方的合作关系已经发展到一定程 度 。 英 伟 达 首 席 执 行 官 黄 仁 勋 甚 至 表 示 ， 除 了 台 积 电 之 外 ， NVIDIA 别 无 选 择 ， 尤 其 是 在 CoWoS 领域。"这是一种非常先进的封装技术，很抱歉，我们目前没有其他选择。"黄仁勋如是 说。 这个技术也为台积电带来了很多收入，有消息指出他们甚至超越日月光，成为全球最大封测玩 家。不过他们并没止步，公司过去两年也在大幅扩张CoWoS产能。与此同时，一些技术的新变 化，也正在悄然产生。 CoWoS的演进瓶颈 关于台积电的CoWoS，在半导体行业观察之前的文章 《杀疯了的CoWoS》 中，我们有了很深入的描 述 。 但 在 这 里 我 们 要 注 意 一 个 点 ， 那 就 是 英 伟 达 在 最 新 的 Blackwell 系 列 ...

来源：内容 编译自 semiwiki 。 在Quadric看来，虽然NPU目前发展迅猛，也有不少传统和新兴厂商在这个赛道努力。他们认为，将 矩阵计算与通用计算紧密集成，而不是将两个不同的引擎焊接到一条总线上，然后再对算法进行划 分，这似乎是一个显而易见的优势。为什么一些规模更大、更成熟的 IP 供应商不做类似的事情呢？ Quadric的答案总是："他们不能，因为他们被自己的成功遗产所困住了！" 公众号记得加星标⭐️，第一时间看推送不会错过。 如今，这些知识产权授权公司发现自己陷入了困境。五年前，他们决定走一条"捷径"，寻求短期解决 方案，却最终落入了陷阱。所有传统知识产权公司之所以选择这条路，其动机既源于技术需求，也源 于人性和企业政治。 不到十年前，当当时普遍被称为"机器学习"的工作负载首次在视觉处理任务中崭露头角时，传统处理 器供应商面临着客户的需求，他们要求提供灵活的解决方案（处理器），以运行这些快速变化的新算 法。由于处理器（CPU、DSP、GPU）无法胜任这些新任务，最快的短期技术解决方案是外部矩阵加 速器。而构建一个长期技术解决方案——一个专门构建的可编程NPU，能够处理流行训练框架中所有 200 ...

公众号记得加星标⭐️，第一时间看推送不会错过。 来源：内容编译自arxiv。 处理器芯片设计技术是推动计算机科学及相关领域突破的关键前沿技术。随着信息技术的快速发展， 传统的设计范式面临三大挑战：制造技术的物理约束、日益增长的设计资源需求以及生态系统的日益 多样化。自动化处理器芯片设计已成为应对这些挑战的变革性解决方案。尽管人工智能（AI）领域的 最新突破，尤其是大型语言模型（LLM）技术，为完全自动化的处理器芯片设计开辟了新的可能 性，但为处理器芯片设计建立特定领域的LLM仍然存在巨大的挑战。 本文提出了一种全新的处理器芯片软硬件全自动设计系统——QiMeng。QiMeng 包含三个层次。在 底 层 ， 我 们 构 建 了 一 个 面 向 特 定 领 域 的 大 型 处 理 器 芯 片 模 型 (LPCM ： Large Processor Chip Model)，在架构、训练和推理方面引入了新颖的设计，以应对知识表示缺口、数据稀缺、正确性保 证以及巨大的解空间等关键挑战。 在中间层，我们利用 LPCM 的知识表示和推理能力，开发了硬件设计代理和软件设计代理，以实现 处理器芯片软硬件设计的自动化。目前，Qi ...

公众号记得加星标⭐️，第一时间看推送不会错过。 来源：内容 编译自 pcisig 。 PCI-SIG今日宣布向会员正式发布PCI Express ( PCIe ) 7.0规范，该规范速度达到128.0 GT/s。PCIe 7.0规范面向数据驱动型应用，例如人工智能/机器学习 (AI/ML)、800G 以太网、云计算和量子计 算。PCIe 8.0规范的探索工作已在进行中，以继续支持行业在PCIe技术生态系统中的投资和产品路线 图。 PCIe 7.0 规范特性： 通过 x16 配置提供 128.0 GT/s 原始比特率和高达 512 GB/s 的双向速率 采用 PAM4（4 级脉冲幅度调制）信令和基于 Flit 的编码 提供更高的电源效率 保持与前几代 PCIe 技术的向后兼容性 | Revision ** | Max Data Rate | Encoding | Signaling | | --- | --- | --- | --- | | PCle 8.0 (TBD) | Pathfinding | TBD | TBD | | PCle 7.0 (2025) | 128.0 GT/s | 1b/1b (Fli ...